半导体芯片制造中的光刻成本是芯片生产成本的重要组成部分，以下从光刻成本占比、影响光刻成本的因素、光刻成本的具体构成及示例分析几个方面进行详解：
光刻成本在芯片制造中的占比在芯片制造过程中，光刻是最大的成本中心之一，接近加工晶圆成本的近1/3。不过，光刻成本只是一个平均假设，根据裸片尺寸的不同，其占比可能会有很大差异。
影响光刻成本的因素节点技术：随着节点从28nm发展到第一代FinFET节点、第一个EUV节点，再到第一个Gate All Around Nanosheet节点（3nm和2nm），光刻支出在总成本中的百分比有很大不同。更先进的节点技术通常需要更复杂的光刻工艺和更多的光刻层，从而增加了光刻成本。光掩模数量：领先的5nm代工设计将有十几个EUV光掩模和另外几十个DUV光掩模。每个光掩模都对应于晶圆上的一个特征或特征的一部分，并且对于每个芯片设计都是唯一的。光掩模数量越多，光刻成本越高。标线利用率：定义：标线（reticle）利用率是指光掩模上实际用于曝光的有效面积与光掩模总面积的比例。
影响：如果芯片设计较小，光掩模可以包含多个相同的设计，标线利用率较高；反之，如果芯片设计较大，无法在光掩模上并排放置多个设计，标线利用率则较低。标线利用率低会导致光刻工具在每个方向上越过晶片更多次，增加扫描时间，从而显著提高每片晶圆的光刻成本。
光刻成本的具体构成光刻工具成本：包括工具的购置成本、折旧成本、维护成本等。现代DUV和EUV工具具有狭缝（slit）和扫描（scan）功能，其成本高昂。例如，High- NA EUV工具虽然狭缝最大仍为26mm，但扫描减半，生产力主要损失在于晶圆台必须移动的速度，这反映了光刻工具技术的复杂性对成本的影响。光掩模成本：每个光掩模都是根据特定的芯片设计制作的，其制作过程复杂，成本较高。而且随着节点技术的进步，对光掩模的精度和质量要求也越来越高，进一步增加了光掩模的成本。曝光成本：每个DUV或EUV层的曝光量都有单位成本，曝光次数越多，曝光成本越高。同时，曝光过程中还需要消耗电力等资源，也会增加成本。示例分析以一个假设的5nm代工设计场景为例，假设产品使用代工5nm级节点，代工厂以约17,000美元的价格出售这些晶圆，毛利率约为50%。
单片设计与小芯片MCM设计的比较：单片设计：一个25mm x 32mm、800mm2的晶圆，每个晶圆有30个好的die。假设每个晶圆的成本为17,000美元，那么单片无缺陷硅片的成本为567美元。
小芯片MCM设计：一个13.5mm x 32mm、432mm2的裸片晶圆，2个小芯片设计中每个小芯片的硅片数量只会增加8%。每个晶圆有79个好的die，若不考虑其他因素，每个无缺陷硅片的成本为215美元，两个则为430美元，每个晶圆的产品数量比单片设计增加了约30%。
考虑标线利用率后的成本变化：由于13.5mm x 32mm的小芯片标线利用率低，光刻工具时间显着增加，晶圆必须扫描1.875倍。在这种假设情况下，代工厂每片晶圆的光刻成本要多花2,174美元。
为了维持50%的毛利率，代工厂不会以17,000美元的价格出售这些晶圆，而是会以21,364美元的价格出售。此时，每个裸片的无缺陷硅成本变为270美元，每件产品成本变为541美元，高于单片设计的成本。这表明在这种情况下，构建一个大型单片芯片可能比使用chiplet/MCM更好。
1、半导体光刻相关材料中，光掩模供需紧张且中高端市场被国外厂商占据，光刻胶国产替代验证正在加速推进。具体分析如下：
2、光掩模供需紧张且价格持续上涨供需现状：半导体加工所需的光掩模供需已告急，来自Phototronics、Toppan、DNP等公司的订单大量堆积，产品出现供不应求的局面。价格趋势：光掩模价格快速上涨，根据韩国ETNews，2023年光掩膜价格与2022年的价格高点相比，或将再涨10%- 25%，且可能持续供不应求。数据来源：专用化学品研究中心公众号、天风证券研究所、贝哲斯咨询
3、光掩模中高端市场被国外厂商占据国外厂商主导：制程进步推动光掩模价值量增加、需求提升，同时平均成本也在上升。光掩模主要供应商以美日大厂为主，日本凸版印刷、大日本印刷、美国Photronics三家就占了80%以上的市占率，其他还有日本豪雅HOYA、日本SK电子、中国台湾光罩等。国内厂商差距：目前我国芯片制造能力与国际先进水平仍有差距，半导体领域用掩膜版行业的中高端市场仍主要由国外掩膜版厂商占据。国内掩膜版厂商的技术能力主要集中在芯片封测用掩膜版以及100nm节点以上的晶圆制造用掩膜版，与国际领先企业存在较为明显的差距。光刻胶国产替代验证加速推进国产供应商追赶：国产光刻胶供应商正在全力追赶，仍有很大提升空间。经过国内晶圆厂过去一段时间持续积极推动国产半导体材料验证，各细分材料领域均已涌现一批优秀的国产企业，光刻胶领域也不例外。